ナノテク情報

デバイス・応用

半導体ヘテロ構造を用いた新しい原理の高効率冷却デバイスを開発 ~デバイスの過熱を防ぎ,省エネルギーと性能向上に貢献~

 東京大学 生産技術研究所は2019年10月3日,同研究所 光物質ナノ科学研究センターの平川一彦 教授,フランス国立科学研究センター(CNRS)との共同研究ユニットLIMMS/CNRS-IIS国際連携研究センターのベスコン・マーク国際研究員を中心とする研究グループが,半導体へテロ構造を用いて,高効率な冷却素子を開発したことを発表した.本研究は,独立行政法人学術振興会(JSPS)の科学研究費助成事業等の支援を受け,成果は英国科学誌Nature Communica-tionsオンライン速報版に掲載された(注).

 近代の情報化社会の発展は,半導体デバイスの高密度集積化と高速動作化の進展を基盤とするエレクトロニクスの進化によって実現してきている.しかし,高集積密度化や高速動作化に伴うデバイス内部での電力消費による発熱の増加が,動作や信頼性に大きな影響を与えるようになり,その進化を阻むようになってきた.IoTやAIが活躍するこれからのスマート社会においてはデバイスの高機能化,高性能化の要求に伴いその問題は厳しくなる.このため,デバイスを効率よく冷却する熱電効果を用いる技術は将来のエレクトロニクス発展の鍵を握る技術としてその実現が望まれている.従来,ほぼ唯一の実用的な固体冷却素子であるペルチェ素子では,素子内で電子は頻繁に散乱を受けながら伝導するため,低い冷却効率しか得られていない.

 本研究グループは,より高い冷却効果を実現するため,次に述べる半導体へテロ構造デバイスにより,共鳴トンネル効果と熱電子放出を制御して熱電子放出冷却(thermionic cooling)技術を実現した.デバイスはSiドープGaAs(ガリウムひ素)で形成されたエミッタ電極とコレクタ電極の間に,AlxGa1-xAs(アルミニウム・ガリウムひ素)で形成されたエミッタ障壁層(15nmと薄く障壁が高い),GaAs量子井戸層(4nm厚),コレクタ障壁層(100nmと厚く障壁が低い)が,順次,配列・挿入された構造である.電流を流すと,電子がエミッタからエミッタ障壁層を介して共鳴トンネル効果により量子井戸層に注入される.注入された電子は,量子井戸層内で熱的な分布を取り,コレクタ障壁を越えるエネルギーを持つ高エネルギーの熱電子のみコレクタ電極に流れる.即ち,電流を流すにつれて量子井戸層内の電子系からエネルギーが奪われていき,電子系の温度が下がる.このとき,電子系と量子井戸内の結晶格子系との相互作用で,格子系も冷却される.熱電子放出冷却である.

 試作結果の評価では,微細な量子井戸内の温度を,他の部分と識別評価するのに,フォトルミナッセンススペクトルの温度依存性を用いた.この結果,量子井戸層の電子温度は,他の部分と異なり,バイアス電圧で変化し,300Kから250Kまで低下することが分かった.ペルチェ素子に比べて10倍の能力があると期待されている.今後,素子構造の最適化によりさらに冷却パワーの改善を図るとしている.

(注)Aymen Yangui, Marc Bescond, Tifei Yan, Naomi Nagai, and Kazuhiko Hirakawa, "Evaporative electron cooling in asymmetric double barrier semiconductor heterostructures", Nature Communica-tions, Vol. 10, Article number: 4504 (2019), doi: 10.1038/s41467-019-12488-9; Pushed: 03 October 2019