ナノテク情報

デバイス・応用

超低遅延処理のための高性能な光論理ゲートを実現 ~光電子融合情報処理基盤へのさらなる一歩~

 日本電信電話株式会社(NTT)は2020年3月6日,超低遅延処理のための高性能な光論理素子を実現したことを発表した.「光の干渉」だけで動作する小型な光論理ゲート“Ψ(プサイ,3入力1出力の文字イメージ)ゲート”の低損失かつ高速な動作に世界で初めて成功したもので,単一のΨゲートだけで代表的な論理演算(AND/XNOR/NORなど)が,超低遅延かつ波長無依存に実施できる.本研究の一部は,国立研究開発法人科学技術振興機構(JST)CREST「集積ナノフォトニクスによる超低レイテンシ光演算技術の研究」の支援を受け,本成果は,英国科学誌Communications Physicsで公開された(注).

 これまで微細化により高集積化,高性能化進めてきたCMOS(相補型金属酸化膜半導体)電子回路技術による情報処理基盤は,配線抵抗の増大,トランジスタで漏れ電流の増大,高性能化に伴う発熱等の諸問題により,その成長が頭打ちになり,電子回路の演算遅延の低減が望めなくなりつつある.このような演算遅延の限界を克服するため,「超低遅延なナノフォトニックプロセッサ」と「ハイエンドなデジタル電気信号処理」を融合させた,「超低遅延かつ超低消費電力な光電子融合アクセラレータ」の実現が期待されている.

 本研究グループでは,これまで,上記のナノフォトニックプロセッサの要素技術である「ナノ受光器」および「ナノ光変調器」を,光閉じ込めの強いフォトニック結晶を用いた導波路や光共振器を作り実現するとともに,これらを組み合わせて「光トランジスタ」を実現してきた.しかし「光トランジスタ」により演算回路を組み,低遅延・低消費電力なナノフォトニックプロセッサを実現するには,多くの困難な課題が存在する.

 本研究では「光トランジスタ」を用いない光ゲートの実現を目指し,光の干渉だけで動作する超低遅延な光論理ゲートを世界で初めて実現した.光の干渉は「線形」な現象で論理ゲートにはならないが,新たに「バイアス光」という概念を導入することで,代表的な論理ゲート動作が単一のゲートで実現できることが見出された.素子構造を光波シミュレーションによって探索することで,シリカ基板上に形成した3本の入力導波路のシリコン細線を合体して出力する3μm長の低損失かつシンプルなΨゲートを見出した.3本の導波路は両サイドがA,Bの信号光ポートで,真ん中がバイアス光ポートである.これを作製し,20Gbpsの高速な擬似ランダム光信号ビット列A,B,およびバイアス光の3つを同時入力する実験を実施した結果,適切な振幅のバイアス光を入力することで2階調の明瞭なAND動作が観測され,論理レベル"0"と"1"の間のコントラストは9.5dB以上,信号損失は1.6dBであった.光AND演算に要する演算遅延はおよそ30フェムト秒と推測された.各位相関係を保ちつつバイアス光の入力強度を適切に増大したところ,XNOR動作およびNOR動作への動作の切り替えに成功した.また,入力光の波長を1535から1565nmまで5nmずつ変更し,計7波長それぞれに対するAND動作の結果を重ね合わせたところ,ほぼ波長無依存な動作が可能であることを確認した.このことから,単一ゲート上で,異なる波長チャネルを使って複数のビット列が独立した演算を同時に実行できる機能(波長分割演算)が可能になることが期待される.3入力を5,7と多入力化すれば遅延と損失はさらに小さくなる.

 応用分野としてビッグデータに対するパターンマッチングやニューラルネットワークアクセラレータにおけるベクトル演算等で大きな効果が期待されるとしている.

(注)Shota Kita, Kengo Nozaki, Kenta Takata, Akihiko Shinya, and Masaya Notomi, "Ultrashort low-loss Ψ gates for linear optical logic on Si photonics platform", Communications Physics, Vol.  3, Article number: 33 (2020), DOI: 10.1038/s42005-020-0298-2; Published: 06 March 2020