日時
2026年8月21日（金）9:30-17:00
2026年8月26日（水）13:30-16:00（2日間）
場所
8月21日 目白台インタナショナルビレッジ
8月26日 東京大学d.lab-VDEC 2F (ミニマルファブ)
主催
東京大学d.lab-VDEC
定員
8名（最小催行人数5名）
※定員となり次第締め切り（事前登録制）
参加費
18,000円（税込）
参加申し込み
https://www.vdec.u-tokyo.ac.jp/Refresh/announce.html
申込締切：定員となり次第
詳細
講師：天野 英晴（東京大学 上席研究員）、角 博文 （東京大学）
【内容】
Agile-Xプロジェクトでは、ASIC設計、製造に要する時間とコストを大幅に削減するための手法を提案している。この方法では、 チップの下層配線を用いて、CPU、メモリ、I/O、ADCおよびゲートアレイ構造を作り、通常のASICと同様にウェーハ上で大量生産する。このウェーハから0.5インチサイズの小さなウェーハを 切り出し、上層の配線のみマスクレスリソグラフを用いて加工することで、ゲートアレイ構造とCPUを組み合わせてユーザが必要とするASICを実現する。
現在、このプロトタイプAgile-Chipプラットフォームは少量のゲートながら、ユーザの設計に応じた回路を実装することができる。本講義では、このチップの設計、レイアウト、 マスクレスリソグラフによる加工を実際に設計製造演習をする。希望者はコースAX2にて製造した実チップの動作テストを行う。
【対象者】学生、教員、企業の方などどなたでも参加できます。
お問い合わせ
1. 登録システム，送金，キャンセルについては：セミコンポータルd.lab-VDECリフレッシュ教育担当
E-mail: vdec.secretariat_new(at)semiconportal.com
※(at)を＠に書き換えてください。
2. 受講方法・コース内容などに関しては：リフレッシュ教育運営担当まで
E-mail: refreshseminar(at)vdec.u-tokyo.ac.jp
※(at)を＠に書き換えてください。
ホームページ
[URL] http://www.vdec.u-tokyo.ac.jp/
※最新情報は、イベントWebサイトでご確認ください。