【公開日：2025.06.10】【最終更新日：2025.04.02】
課題データ / Project Data
課題番号 / Project Issue Number
24KT2291
利用課題名 / Title
Co-Pt電析用高アスペクト比ナノ構造作製検討
利用した実施機関 / Support Institute
京都大学 / Kyoto Univ.
機関外・機関内の利用 / External or Internal Use
外部利用/External Use
技術領域 / Technology Area
【横断技術領域 / Cross-Technology Area】（主 / Main）加工・デバイスプロセス/Nanofabrication（副 / Sub）-
【重要技術領域 / Important Technology Area】（主 / Main）マルチマテリアル化技術・次世代高分子マテリアル/Multi-material technologies / Next-generation high-molecular materials（副 / Sub）次世代ナノスケールマテリアル/Next-generation nanoscale materials
キーワード / Keywords
Co-Pt 電析,ゾルゲル法,高アスペクト比,3次元磁性素子作製,スパッタリング/ Sputtering
利用者と利用形態 / User and Support Type
利用者名（課題申請者）/ User Name (Project Applicant)
齋藤 美紀子
所属名 / Affiliation
早稲田大学 ナノ・ライフ創新研究機構
共同利用者氏名 / Names of Collaborators Excluding Supporters in the Hub and Spoke Institutes
ARIM実施機関支援担当者 / Names of Supporters in the Hub and Spoke Institutes
諫早伸明
利用形態 / Support Type
（主 / Main）技術代行/Technology Substitution（副 / Sub）-
利用した主な設備 / Equipment Used in This Project
報告書データ / Report
概要（目的・用途・実施内容）/ Abstract (Aim, Use Applications and Contents)
大量の情報を高速に処理することが必要となる次世代情報処理社会においては，高速・高密度なメモリシステムが必須となる．実現化の一つとしてレーストラック・メモリが提案されており，メモリは磁区の磁化方向によって情報記憶を行うことにより，書き込み，読み出しの高速化が可能となる1）．より記録密度の高い3次元型磁壁メモリ2)の開発において，メモリは高い磁気異方性からなる記録層と磁気異方性の小さい材料からなる磁壁層を交互に積層した多層ナノ構造から形成され，電流により情報の記録再生を行う．この縦型磁壁メモリにおいてはナノ構造内に磁性層を埋め込み形成することから電析法を用いたナノピラー形成が有効である．そこで本研究ではデバイス化を考慮し，Ptシード層を用いた電析法によるCo-Ptナノ構造形成の検討を行った。一方ポリマーモールドとインプリント法を用いナノパターンを簡便に作製するために金属アルコキシド系ゾルから加熱処理などによりゲル化させるセラミック合成手法であるゾルゲル法3)を用いたナノモールドについても検討を進めた．Co-Pt電析膜はこのナノモールド内に埋め込み形成される．
実験 / Experimental
スパッタ法により多元スパッタ装置（KT-201）を用いてTi 5nm/Pt 15nmを形成したSi基板に表1に示すテトラエトキシシラン（金属アルコキシド）を含むゾル溶液をスピンコートした．ポリエチレンテレフタレート（PET）にUV硬化樹脂を用いてナノパターンが形成されたポリマーモールドを用いて加圧と熱処理によりゾルゲルSiO2に100nm径のナノパターンを転写させた．その後電解析出法により磁性Co-Pt膜4)を形成した．形態観察は原子間力顕微鏡 (AFM，Dimension 3100，Veeco Instruments)および集束イオン/電子ビーム加工装置（focused ion beam (FIB)-scanning electron microscopy(SEM) ，NB-5000）を用いた
結果と考察 / Results and Discussion
ゾルゲル法により作製したナノパターンを有する40nm厚のSiO2とナノパターンのホール内にCo-Pt電析膜を埋め込んだ後の概念図を図1に示す．ナノホール内に電析膜が形成されることを確認した．ゾルゲル法により形成した100nm 径のナノホール内にCo-Pt電析膜を形成できることを確認した．電解析出法による縦型磁壁メモリのデバイス化へつながる結果となった．
図・表・数式 / Figures, Tables and Equations
表1 ゾルゲル溶液組成
図1 ナノ構造の概念図
その他・特記事項（参考文献・謝辞等） / Remarks(References and Acknowledgements)
[謝辞] 本研究は，CREST「3次元磁気メモリの開発」の助成を受けて行われた
[参考文献]
1）S. Parkin and S. H. Yang, Nat. Nanotechnol., 10, 195-198 (2015).
2）Y. M. Hung, T. Li, R. Hisatomi, Y. Shiota, T. Moriyama, and T. Ono, J. Magn. Soc. Jpn., 45, 6-11 (2021).
3）S. Sakka and K. Kamiya, J. Non-Crystalline Solids, 42, 31-46 (1982).
4）T. Huang, Y. Takamura, M. Saito, M. Md. Hasan, S. Kasai, Y. Sonobe, S. Nakagawa, IEEE Trans., Magn., 59, 1301005/1-5 (2023).
成果発表・成果利用 / Publication and Patents
論文・プロシーディング（DOIのあるもの） / DOI (Publication and Proceedings)
口頭発表、ポスター発表および、その他の論文 / Oral Presentations etc.
- 齋藤美紀子, Md. Mahmudul Hasan1，黄童雙3，高村陽太3，本間敬之, “Co-Pt電析用高アスペクト比ナノ構造作製検討”, 表面技術協会第150回講演大会, 13A-10, 2024年.
特許 / Patents
特許出願件数 / Number of Patent Applications：0件
特許登録件数 / Number of Registered Patents：0件