【公開日：2025.06.10】【最終更新日：2025.04.14】
課題データ / Project Data
課題番号 / Project Issue Number
24AT0135
利用課題名 / Title
ダイヤモンド半導体デバイスの研究開発
利用した実施機関 / Support Institute
産業技術総合研究所 / AIST
機関外・機関内の利用 / External or Internal Use
内部利用（ARIM事業参画者以外）/Internal Use (by non ARIM members)
技術領域 / Technology Area
【横断技術領域 / Cross-Technology Area】（主 / Main）加工・デバイスプロセス/Nanofabrication（副 / Sub）-
【重要技術領域 / Important Technology Area】（主 / Main）革新的なエネルギー変換を可能とするマテリアル/Materials enabling innovative energy conversion（副 / Sub）高度なデバイス機能の発現を可能とするマテリアル/Materials allowing high-level device functions to be performed
キーワード / Keywords
パワーエレクトロニクス/ Power electronics,ワイドギャップ半導体/ Wide gap semiconductor,エレクトロデバイス/ Electronic device,蒸着・成膜/ Vapor deposition/film formation,光リソグラフィ/ Photolithgraphy
利用者と利用形態 / User and Support Type
利用者名（課題申請者）/ User Name (Project Applicant)
牧野 俊晴
所属名 / Affiliation
産業技術総合研究所
共同利用者氏名 / Names of Collaborators in Other Institutes Than Hub and Spoke Institutes
佐久間裕美,長井雅嗣,小林歩夢,高橋加奈,矢崎航
ARIM実施機関支援担当者 / Names of Collaborators in The Hub and Spoke Institutes
杉山和義,郭哲維,山崎将嗣
利用形態 / Support Type
（主 / Main）機器利用/Equipment Utilization（副 / Sub）-
利用した主な設備 / Equipment Used in This Project
AT-006：マスクレス露光装置
AT-023：電子ビーム真空蒸着装置
報告書データ / Report
概要（目的・用途・実施内容）/ Abstract (Aim, Use Applications and Contents)
ダイヤモンドはSi やSiC、GaN等の他のワイドギャップ材料に比べて高い絶縁破壊電界、高い熱伝導率、高い移動度、等の優れた材料物性を有しており、次世代パワーデバイスへの応用が期待されている。我々は、半導体デバイスとして代表的なMOSFETをダイヤモンドで作製し、優れた材料物性に裏打ちされた、高速・低損失の大電力スイッチングデバイスを実証することを目指している。これまで作製してきたダイヤモンドMOSFETではソース・ドレイン領域のp+層はｎ層上に選択成長させた構造になっていた（図１（a））。本研究ではp+層をn層の中に埋め込む構造にすることで、ソース→反転チャネルまた反転チャネル→ドレインのキャリア伝導経路のシリーズ抵抗を抑制し、キャリアをスムーズに輸送できる構造を形成した。
実験 / Experimental
図1（ｂ）に作製したダイヤモンドMOSFETの模式図を示す。まず、（111）面方位を持ったIbダイヤモンド基板上にマイクロ波CVD法を用いてn型ボディ層を形成する。次に、マスクレス露光装置（AT-006）を用いてレジストパターンを作製し、電子ビーム真空蒸着装置（AT-023）でTiを蒸着しリフトオフすることでメタルマスクを形成する。このメタルマスクを用いてICP装置でソース・ドレイン領域を20～30nm程度彫り込む。さらに、メタルマスクをそのまま利用してCVD装置でp+層を選択成長し、酸処理でマスクを除去することでソース・ドレイン領域に埋め込まれたp+層を形成する。これらの表面をOH終端処理を行った後、原子層堆積装置でAl2O3をデポする。マスクレス露光装置（AT-006）によりレジストマスクを形成し、ウェットエッチングによりソース・ドレイン領域のAl2O3を除去する。最後にマスクレス露光装置（AT-006）を用いてレジストパターンを作製し、電子ビーム真空蒸着装置（AT-023）でTi/Pt/Auを蒸着しリフトオフすることで、ゲート・ソース・ドレイン領域に電極を形成する。
結果と考察 / Results and Discussion
図２にICPで彫り込んだソース・ドレイン領域を接触式段差計で計測した結果を示す。これから、本研究で作製したMOSFETのp+層は25nm程度埋め込まれていることがわかる。図３に作製したダイヤモンド横型MOSFETの光学顕微鏡写真を示す。拡大図で金色に見えているのがソース（S）、ゲート（G）、ドレイン（D）の電極である。横型で同一平面上にすべての電極が配置されているため、ドレイン電極の周囲をゲート電極で囲むことで、ドレイン電極をアイソレートした構造になっている。ダイヤモンドの2mm角基板上に様々なゲート長・ゲート幅の横型MOSFETが形成できていることがわかる。
図・表・数式 / Figures, Tables and Equations
図1 ダイヤモンドMOSFETの模式図(a)従来のMOSFET構造、(b)本研究のMOSFET構造
図2 ソース・ドレイン領域の掘り込み
図3 ダイヤモンドMOSFETの光学顕微鏡像
その他・特記事項（参考文献・謝辞等） / Remarks(References and Acknowledgements)
成果発表・成果利用 / Publication and Patents
論文・プロシーディング（DOIのあるもの） / DOI (Publication and Proceedings)
口頭発表、ポスター発表および、その他の論文 / Oral Presentations etc.
特許 / Patents
特許出願件数 / Number of Patent Applications：0件
特許登録件数 / Number of Registered Patents：0件