【公開日：2025.06.10】【最終更新日：2025.05.07】
課題データ / Project Data
課題番号 / Project Issue Number
24NM0019
利用課題名 / Title
高耐圧デバイスの試作
利用した実施機関 / Support Institute
物質・材料研究機構 / NIMS
機関外・機関内の利用 / External or Internal Use
外部利用/External Use
技術領域 / Technology Area
【横断技術領域 / Cross-Technology Area】（主 / Main）加工・デバイスプロセス/Nanofabrication（副 / Sub）-
【重要技術領域 / Important Technology Area】（主 / Main）高度なデバイス機能の発現を可能とするマテリアル/Materials allowing high-level device functions to be performed（副 / Sub）-
キーワード / Keywords
化合物半導体/ Compound semiconductor,リソグラフィ/ Lithography,PVD,エレクトロデバイス/ Electronic device,蒸着・成膜/ Vapor deposition/film formation,光リソグラフィ/ Photolithgraphy,膜加工・エッチング/ Film processing/etching
利用者と利用形態 / User and Support Type
利用者名（課題申請者）/ User Name (Project Applicant)
葛西 駿
所属名 / Affiliation
京セラ株式会社
共同利用者氏名 / Names of Collaborators in Other Institutes Than Hub and Spoke Institutes
ARIM実施機関支援担当者 / Names of Collaborators in The Hub and Spoke Institutes
利用形態 / Support Type
（主 / Main）機器利用/Equipment Utilization（副 / Sub）-
利用した主な設備 / Equipment Used in This Project
NM-618：原子層エッチング装置 [PlasmaPro 100 ALE]
NM-660：マスクレス露光装置 [MLA150]
NM-609：電子銃型蒸着装置 [ADS-E86]
報告書データ / Report
概要（目的・用途・実施内容）/ Abstract (Aim, Use Applications and Contents)
GaN 基板上にWrap-Around Gate(WG)、ノーマリーオフ、Trench Current Aperture Vertical Electron Transistor(TCAVET)を実証した。
6.5 Vのしきい値(VTH) と 40 V のゲート スイングを実現し、意図せぬスイッチのターンオンを防ぎ、ゲートドライバー設計との互換性を保つことができる。
MISゲート構造は、周期的なトレンチ構造を介して 2DEG チャネルを 3 次元的に包み込み、ゲート制御性を高め、３Dフィールドプレートとしても機能することで電流コラプスを軽減した。
ドレイン電流4.8 kA/cm2とオン抵抗1.0 mΩ∙cm2であり、5 μm 厚のドリフト層で600 V耐圧を達成した。
実験 / Experimental
5 um n-GaN (Si: 1.7×1016 cm-3) と 450 nm p-GaN (Mg: 1×1019 cm-3) からなるPN構造を有機金属化学気相成長 (MOCVD)によって成長した。
アパーチャー部分となるトレンチを形成し、Mgの拡散を防ぐための 100 nm 低温 (LT) GaN、140 nm UID-GaN、18 nm AlGaNを再成長した。ソース電極にはTi/Al/Ni/Auを、p-GaNには Ni/Auをそれぞれ蒸着した。
ゲート直下のトレンチ領域には 1.5 μm 間隔で 2 μm の深さでエッチングし、ゲート絶縁膜には、Al2O3を100nm原子層堆積 (ALD) によって堆積した。
ゲート電極にはNi/Au、裏面のドレイン電極にはTi/Auをそれぞれ蒸着した。
結果と考察 / Results and Discussion
ID-VGのグラフより、+6.5 V という高いVTH、3×109 という高い Ion/Ioff 比が得られた。ID-VDでは、低いゲートリーク電流のまま、ゲートバイアス 40 Vまで印加することができた。RONは 1.0 mΩ∙cm2 で、ドレイン電流密度は 4.8 kA/cm2。ブロッキングは、600 Vまでドレイン電圧を印加できることを確認した。
これらを同時に達成したことは傑出した成果であり、この研究のハイライトとなっている。
WG-CAVETのVTH は、|ΔVTH| < 0.08 V で 25°C から 200 °C まで優れた熱安定性を示している。
WG-CAVET および WG-HEMT の正規化された動的オン抵抗 (NDR = 動的 RON/静的 RON) は、オフ状態のドレイン バイアス (VD,off) を変化させたパルス IV システムによって特性評価され、動的RONは、ID-VDの線形領域から抽出した。WG-CAVETは、VD,off = 100 Vでわずか1.11のNDRを示しが、対照的に、横型WG-HEMTは、わずか40 V（ブレークダウン制限）で1.27のNDRを示した。
この結果から、縦型トランジスタであるWG-CAVETは、横型トランジスタと比較して電流コラプスを抑制することが明らかになった。
図・表・数式 / Figures, Tables and Equations
その他・特記事項（参考文献・謝辞等） / Remarks(References and Acknowledgements)
成果発表・成果利用 / Publication and Patents
論文・プロシーディング（DOIのあるもの） / DOI (Publication and Proceedings)
口頭発表、ポスター発表および、その他の論文 / Oral Presentations etc.
- X. Wen, H. Kasai, K. Fujita, T. Yamasaki, T. Sawada, M. Noshin, C. Meng, and S. Chowdhury, "Wrap-Around Gate delivering 600V/1.0 mΩ∙cm², Normally-Off, Dispersion-Free CAVETs with Record-High Gate Swing", IEDM2024, 2024年12月11日
特許 / Patents
特許出願件数 / Number of Patent Applications：1件
特許登録件数 / Number of Registered Patents：1件