【公開日：2025.06.10】【最終更新日：2025.04.23】

課題データ / Project Data

課題番号 / Project Issue Number

24NM0046

利用課題名 / Title

次世代インバータ応用に向けたダイヤモンドパワーデバイスの作製

利用した実施機関 / Support Institute

物質・材料研究機構 / NIMS

機関外・機関内の利用 / External or Internal Use

外部利用/External Use

技術領域 / Technology Area

【横断技術領域 / Cross-Technology Area】（主 / Main）加工・デバイスプロセス/Nanofabrication（副 / Sub）-

【重要技術領域 / Important Technology Area】（主 / Main）革新的なエネルギー変換を可能とするマテリアル/Materials enabling innovative energy conversion（副 / Sub）高度なデバイス機能の発現を可能とするマテリアル/Materials allowing high-level device functions to be performed

キーワード / Keywords

パワーエレクトロニクス/ Power electronics,ワイドギャップ半導体/ Wide gap semiconductor,エレクトロデバイス/ Electronic device,蒸着・成膜/ Vapor deposition/film formation,スパッタリング/ Sputtering

利用者と利用形態 / User and Support Type

利用者名（課題申請者）/ User Name (Project Applicant)

成田 憲人

所属名 / Affiliation

早稲田大学　電子物理システム学専攻川原田研究室

共同利用者氏名 / Names of Collaborators in Other Institutes Than Hub and Spoke Institutes

太田康介,山本稜将,雨堤耕史,大井信敬,河合空

ARIM実施機関支援担当者 / Names of Collaborators in The Hub and Spoke Institutes

渡辺 英一郎,大谷 まさみ

利用形態 / Support Type

（主 / Main）機器利用/Equipment Utilization（副 / Sub）-

利用した主な設備 / Equipment Used in This Project

NM-609：電子銃型蒸着装置 [ADS-E86]
NM-608：スパッタ装置 [JSP-8000]
NM-665：電子銃型蒸着装置 [ADS-E810]

報告書データ / Report

概要（目的・用途・実施内容）/ Abstract (Aim, Use Applications and Contents)

カーボンニュートラル実現へ、パワーエレクトロニクスのコア技術となるパワーデバイスの高性能化が求められている。そこでバンドギャップ:5.47 eV、破壊電界:10 MV/cm、比誘電率:5.7、熱伝導率: 22 W/cm K, ホールチャネル移動度: 700 cm²/Vs と優秀な物性値を持つダイヤモンドのパワーデバイス応用が期待されている。中でも、ダイヤモンドパワーデバイスにおいて、ノーマリーオフ性能が高く、高チャネル移動度が報告されているSiO₂/ダイヤモンドMOSFETが注目されている。現在はCVD、ALD、PVD法によるSiO₂などが用いられている。しかしながら更なる電気安定性を求め、パワーデバイスにおいて最も広く用いられている熱酸化によるSiO₂ゲート絶縁膜を用いた熱酸化SiO2/ダイヤモンドMOSFETの開発を行った。

実験 / Experimental

デバイス作製の際に電子銃型蒸着装置(NM-609,NM-665)を用いてTi/Pt/Auを堆積することでソース、ドレイン電極を形成した。また熱酸化とは異なるSiO₂/ダイヤモンド構造のアプローチとして、スパッタ装置(NM-608)を用いて、部分的にSiO2を堆積し、その後950 ℃真空アニールを行うプロセスの開発を行った。

結果と考察 / Results and Discussion

作製した熱酸化SiO₂ゲート絶縁膜を持つ横型ダイヤモンドMOSFETの断面図をFig.1に示す。本デバイスでは被覆率が高いプラズマCVD法によるamorphous Siを採用しており、ダイヤモンドの酸化を防ぐため、キャリアガスが100 % H₂Oの水蒸気酸化を行った。Amorphous Si成膜前が水素終端ダイヤモンド(C-H)表面の場合、最大ドレイン電流密度が-32.9 mA/mmとなり、amorphous Si成膜前が酸素終端ダイヤモンド(C-O)表面の場合、-12.2 mA/mmとなった。またドレイン電流1 nAを基準とした閾値電圧はそれぞれ-11.3 V,-13.0 Vとなった。以上のことより熱酸化SiO2/ダイヤモンドMOSFETにおいて初のFET動作を実証し、パワーデバイスにおいてフェイルセーフの観点から必須となるノーマリーオフ動作も達成した。

図・表・数式 / Figures, Tables and Equations

Fig.1 A schematic cross-sectional view of a (001) diamond MOSFET with a thermal SiO₂.

Fig.2 I-V characteristics of Device A, which had a C-H diamond surface before a-Si deposition, and Device B , which had a C-O surface before a-Si deposition. (a), (d) I_D-V_DS characteristics. (b), (e) Log scale |I_D| and |I_G|-V_GS characteristics. (c), (f) Linear scale I_D-V_GS.

その他・特記事項（参考文献・謝辞等） / Remarks(References and Acknowledgements)

成果発表・成果利用 / Publication and Patents

論文・プロシーディング（DOIのあるもの） / DOI (Publication and Proceedings)

口頭発表、ポスター発表および、その他の論文 / Oral Presentations etc.

1. K. Narita, A. Hiraiwa, T. Kozawa, H. Abe, H. Kawarada , "Diamond MOSFET with a Thermal SiO2 Gate Insulator Formed by Full Steam Oxidation", IEEE EDL, Jan. 2025, submitted.

特許 / Patents

特許出願件数 / Number of Patent Applications：0件
特許登録件数 / Number of Registered Patents：0件